Ing. Stanislav Jeřábek

2017 - 2019

Navrhovaný projekt se bude zabývat návrhem a modelováním architektur, které budou tolerantní vůči poruchám, útokům a nespolehlivým senzorickým vstupům. Projekt bude zejména orientován do oblasti programovatelných obvodů (FPGA), systémů s mikrokontroléry a vestavných systémů integrujících umělou inteligencí. Zásadní a tradiční metoda pro zvýšení spolehlivostních ukazatelů je zavedení redundance ať již replikací obvodů nebo kombinováním různých senzorických vstupů. Bezpečnost zařízení ve smyslu odolnosti proti útokům, je v dnešní době dalším stále důležitějším aspektem, což se často dosahuje také pomocí redundance, ale s cílem skrýt data. Budeme hledat vzájemné vztahy metod a způsobů návrhu systémů odolných proti poruchám, systémů odolných vůči chybným senzorickým vstupům a systémů odolných proti útokům. Chceme studovat průsečíky těchto oblastí a vliv řiditelnosti, pozorovatelnosti a redundance na cílové vlastnosti těchto architektur.

2016

Navrhovaný projekt se chce zabývat návrhy takové architektury, která je schopná tolerovat poruchy v programovatelných obvodech (FPGA). Zásadní a tradiční metoda je zavedení redundance. Bezpečnost zařízení, tj. odolnost proti útokům, je v dnešní době dalším stále důležitějším aspektem, což se často dosahuje také pomocí redundance, ale s cílem skrýt data. Budeme hledat vzájemné vztahy metod a způsobů návrhu systémů odolných proti poruchám a systémů odolných proti útokům, chceme studovat průsečíky obou oblastí, tzn. vliv řiditelnosti, pozorovatelnosti a redundance pomocí návrhu architektur pro obě aplikace.

2017 - 2019

The Internet of Things (IoT) is increasingly becoming part of our everyday life. Therefore, electronic IoT devices need to be carefully designed, taking into account data security and privacy. Putting in place security and privacy measures should introduce a minimal overhead in the system's power/energy consumption, cost and operational delay. Additionally, since IoT devices are everywhere, attackers can be in the vicinity of the device, which stresses the need for protection against side-channel analysis (SCA) attacks. These attacks exploit the use of side-channels, which are information channels that are unintentionally present in electronic devices and which potentially leak secret information. Examples are the power consumption, the electromagnetic radiation and the timing behaviour of the electronic device. In both academia and industry, SCA countermeasures are being developed and deployed. However, as SCA attacks become more and more sophisticated, continuously evolving countermeasures are necessary to protect the electronic devices of the future. This project proposes the use of dynamic hardware reconfiguration as a countermeasure against one of the most exploited types of SCA attacks, namely power analysis attacks. The goal is to randomly change the hardware circuit without altering the input-output behaviour of the chip. Since power analysis attacks are strongly based on the knowledge of the circuit, this is a very promising countermeasure. Another advantage is that dynamic hardware reconfiguration can be used as an add-on to other countermeasures. The project focuses on dynamic hardware reconfiguration on FPGAs (field-programmable gate arrays). It will result in proof-of-concept implementations that will be evaluated for power analysis attack resistance. The experimental results are crucial for the definition of a European project proposal that develops an automated tool flow and industry-driven use cases to show the effectiveness of the approach.

2014

Cílem projektu je výzkum a vývoj bezpečnostních prvků současných informačních systémů. Důraz je kladen na zabezpečení zpracovávaných dat a komunikaci na úrovni jak technických, tak také programových prostředků. Výzkumná skupina Aplikované numeriky a kryptografie a výzkumná skupina Síťové bezpečnosti se dlouhodobě zabývají výzkumem různých bezpečnostních součástí a aspektů informačních systémů. Je to zejména výzkum v oblasti kryptoanalýzy blokových a proudových šifer, v síťové bezpečnosti, bezpečnosti čipových karet a v oblasti zpětného inženýrství. Navrhovaný projekt se tematicky zabývá těmito oblastmi výzkumu.

2020 - 2022

Projekt se zabývá číslicovým návrhem zaměřeným na vestavné systémy. Zaměřuje se na studium nejnovějších trendů jednak v technologiích a jejich využití i v tzv. "mission-critical" aplikacích. Návrh takových systémů musí zohledňovat požadavky nejen na funkčnost, ale i na další omezující podmínky, tzn., že musí splňovat požadovanou úroveň spolehlivosti, bezpečnosti, odolnosti proti útokům, velikost, spotřebu a real-timové garance. Proto budeme využívat nové metody, algoritmy a návrhové prostředky (EDA tools) a hledat, navrhovat a upravovat vhodné modely, které umožní testovat, predikovat i formálně verifikovat požadované funkce a chování systému.

2023

PhD studenti katedry číslicového návrhu FITu za podpory svých školitelů se rozhodli uspořádat pracovní setkání - workshop s tématikou vztahující se k současným výzkumným i aplikačním výzvám, které podporují masivní rozvoj nových technologií a spolu s tím i možnost využití čím dál složitějších a chytřejších algoritmů. Tématika vestavných systémů v sobě zahrnuje mnoho výzkumných výzev v oblasti computer science: kritické aplikace (v dopravě i ve vesmíru), umělou inteligenci např. pro ovládání robotů, návrhy nových architektur odolných proti útokům a/i poruchám, real-time komunikaci na velké vzdálenosti, sběr dat z chytrých nízkopříkonových senzorových systémů, aj. Jinými slovy současný svět informatiky je propojený a cílem naší nové akce je propojit i studenty a jejich aktivity tak, aby jejich prezentace dílčích výsledků nebo zdánlivě slepých cest cílila ke vzájemné spolupráci a lepším týmovým a hlavně disertabilním výstupům. Chceme navázat na dříve pořádanou doktorskou konferenci na FITu, která ovšem byla povinná a nebyla výjezdní (a byla také podporovaná interním grantem SVK). Chceme podpořit nejen spolupráci na bázi poslechu přednášek, ale hlavně podpořit kuloární diskuse a hledání společných a vzájemně využitelných výzkumných témat. Organizátoři jsou zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně PhD studenti, kteří budou předsedat jednotlivým sekcím a vyzkouší si tak prakticky roli "session chairs" na klasických konferencích. Bude připraven elektronický sborník abstraktů a soubor podkladů pro prezentace. Účast studentů magisterského, případně bakalářského studia, kteří uvažují o doktorském studiu je vítána. Hlavní náplní workshopu budou ústní prezentace a zároveň poskytnutí velkého prostoru pro diskuse o nejnovějších (třeba i rozpracovaných) výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu a aplikaci vestavných systémů, a to k jejich realizaci, verifi

2015

Vnitřní struktura programovatelných obvodů je komplexní a návrháři do detailů neznámá, což způsobuje problémy při návrhu spolehlivých a bezpečných aplikací. Vzájemné vztahy metod a způsobů návrhu systémů odolných proti poruchám a systémů odolných proti útokům nejsou teoreticky prostudovány. Proto chceme studovat průsečíky obou oblastí, tzn. vliv řiditelnosti, pozorovatelnosti a redundance pomocí návrhu architektur pro obě aplikace s tím, že cílová platforma bude programovatelný hardware (FPGA). Abychom dosáhli tohoto cíle, musíme vytvořit realistický model. Nedostatky způsobené složitou a skrytou strukturou programovatelného zařízení budeme řešit pomocí kalibrace použitého modelu na základě srovnání se zrychlenými testy životnosti. Složitost struktur použitých zařízení vede ke složitým modelům, proto se budeme zabývat metodami pro zjednodušení a zavedení hierarchie těchto modelů se zaručením mezí spolehlivostních parametrů.